CMOS
14 januari 2003 | 13.30 uur
hr. P.R. van der Meer | elektrotechnisch ingenieur.
Promotor | Prof.dr.ir. A.H.M. van Roermund (fac ITS)
Low-Power Deep Sub-micron CMOS Logic. Sub-threshold Current Reduction
CMOS technologie¨en ontwikkeld in het verleden, heden en in de toekomst worden gekenmerkt door steeds kleiner wordende afmetingen, toenemende klok-frequenties en transistordichtheden, noodzakelijk om de niet aflatende honger naar meer functionaliteit per chip te kunnen stillen. Deze schalingstrends zijn zowel voor een grotere vermogensdissipatie, dus een grotere energieconsumptie, als wel voor grotere vermogensdichtheden verantwoordelijk. Voornamelijk voor batterijgevoede systemen leidt de toenemende energieconsumptie tot zwaardere belasting van het milieu en verhoogt tevens de operationele kosten. Daarnaast zullen toenemende vermogensdichtheden chiptemperaturen opdrijven tot nabij de fysische grenzen. Om deze redenen worden vermogensreductietechnieken steeds belangrijker. Een klassificatie van technieken welke de vermogensdissipatie gedurende ac-tieve perioden, dat wil zeggen gedurende rekenkundige operaties, en gedurende standby-perioden, dat wil zeggen rust perioden, wordt gepresenteerd. Batterijgevoede systemen, zoals mobiele telefoons en lap tops, bezitten standby-perioden om de totale vermogensdissipatie te verlagen en de levensduur van batterijen te verlengen. Schalingstrends maken het verlagen van drempelspan-ningen noodzakelijk en hebben daardoor exponentieel toenemende sub-threshold lekstromen tot gevolg. Deze lekstromen worden dominant gedurende standby-perioden. Een nieuwe sub-threshold-stroom reductietechniek, Smart Series Switch (Triple-S) genaamd, wordt gepresenteerd. Triple-S maakt het mogelijk om de rekensnelheid en de sub-threshold lekstroom nagenoeg onafhankelijk van elkaar te ontwerpen, terwijl de systeemdata onthouden wordt tijdens standby-perioden lekstroomreductiefactoren van meer dan 5 decades zijn gerealiseerd.
Voor verder lezen:
* CMOS/BiCMOS ULSI low voltage, low power by Kiat-Seng Yeo, Samir S.
Rofail and Wang-Ling Goh, 2002
CMOS logic circuit design by John P. Uyemura, 1999
Maarten van der Sanden
Wetenschapsvoorlichter
Universiteitsdienst TU Delft /
Dir. Marketing & Communicatie
tel.: +31 15 2785454
fax: +31 15 2781855
GSM: +31 (0)6 20408176